

CLIPPEDIMAGE= JP411003048A

PAT-NO: JP411003048A

DOCUMENT-IDENTIFIER: JP 11003048 A

TITLE: ELECTROLUMINESCENT ELEMENT AND DEVICE AND THEIR PRODUCTION

PUBN-DATE: January 6, 1999

INVENTOR-INFORMATION:

NAME

KURIBAYASHI, MASAKI

TSUSEKI, EIJI

UENO, KAZUNORI

HASHIMOTO, YUICHI

SENOO, AKIHIEO

ASSIGNEE-INFORMATION:

NAME

CANON INC

COUNTRY

N/A

APPL-NO: JP08152309

APPL-DATE: June 10, 1997

INT-CL (IPC): G09F0009/30;H05B033/08 ;H05B033/10 ;H05B033/26

ABSTRACT:

PROBLEM TO BE SOLVED: To realize the continuous light emission for long time by disposing oppositely a thin film transistor substrate and an electroluminescent substrate and connecting electrode pads and electrodes of one side of one pair of electrodes through adhesive electric connecting bodies.

SOLUTION: Relating to an electroluminescent body (EL) element a thin film transistor(TFT) substrate 3 and an EL substrate 6 are faced each other and the EL electrode pad 61 of the EL substrate 6 side and the drain electrode pad 22 of the TFT substrate side are oppositely disposed and

electrical connection
between both electrodes is performed with an adhesive
electric connecting body
71. This adhesive electric connecting body 71 is obtained
by using conductive
adhesive in which conductive particles such as carbon
particles, silver
particles, copper particles and so forth are dispersedly
incorporated in epoxy
or phenolic thermal hardening adhesive and by coating it on
the EL substrate 6
or the TFT substrate or on prescribed positions of both
substrates and by
drying it. Moreover, adhesive electric insulator 72 is
provided at the outside
part of the adhesive electric connecting body 71.

COPYRIGHT: (C)1999, JPD

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-3048

(43)公開日 平成11年(1999) 1月6日

(51)Int.Cl.*

識別記号

F I

G 0 9 F 9/30

3 6 5

G 0 9 F 9/30

3 6 5 B

H 0 5 B 33/08

H 0 5 B 33/08

33/10

33/10

33/26

33/26

審査請求 未請求 請求項の数58 O L (全 15 頁)

(21)出願番号

特願平9-152309

(22)出願日

平成9年(1997) 6月10日

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 栗林 正樹

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 都築 英寿

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 上野 和則

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(74)代理人 弁理士 丸島 儀一


最終頁に続く

(54)【発明の名称】 エレクトロ・ルミネセンス素子及び装置、並びにその製造法

(57)【要約】

【課題】 高精細、高密度、長時間の連続高輝度発光の大型カラーディスプレイを実現させるアクティブマトリクス駆動用EL素子及び装置、並びにその製造法を提供すること。

【解決手段】 薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板、並びに複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を有し、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを配向配置し、ドレイン電極パッドと一対の電極の一方の電極とを接着性電気接続体を通して接続してなるエレクトロ・ルミネセンス素子。



1

【特許請求の範囲】

【請求項1】 複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板、並びに複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を有し、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、ドレイン電極パッドと一対の電極の一方の電極とを接着性電気接続体を通して接続してなるエレクトロ・ルミネセンス素子。

【請求項2】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する媒体を備えたことを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項3】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する有機物質媒体を備えたことを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項4】 前記接着性電気接続体は、導電性粒子を接着剤中に分散含有させてなることを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項5】 前記接着性電気接続体は、導電性粒子を接着剤中に分散含有させ、そしてシランカップリング剤を含有させてなることを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項6】 前記接着性電気接続体の外周部に電気絶縁体を配置したことを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項7】 前記接着性電気接続体の外周部に接着性電気絶縁体を配置したことを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項8】 前記接着性電気接続体の外周部に着色体を含有した電気絶縁体を配置したことを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項9】 前記接着性電気接続体の外周部に液体状電気絶縁体を配置したことを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項10】 前記薄膜トランジスタは、ポリシリコン半導体層を有することを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項11】 前記薄膜トランジスタは、アモルファスシリコン半導体又は微結晶シリコン半導体を有することを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

2

【請求項12】 前記薄膜トランジスタは、結晶シリコン半導体を有することを特徴とする請求項1記載のエレクトロ・ルミネセンス素子。

【請求項13】 前記エレクトロ・ルミネセンス体は、さむ一対の電極のうち、少なくとも一方の電極は、テクスチャ構造をもつ透明電極である請求項1記載のエレクトロ・ルミネセンス素子。

【請求項14】 前記エレクトロ・ルミネセンス体は、さむ一対の電極のうち、少なくとも一方の電極は、テクスチャ構造をもつZnO透明電極である請求項1記載のエレクトロ・ルミネセンス素子。

【請求項15】 複数の行及び列に沿って配置した第1薄膜トランジスタ、行毎に、該行上の複数の第1薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の第1薄膜トランジスタのソースを共通に接続したソース線、第1薄膜トランジスタの各ドレイン毎に接続した第2薄膜トランジスタ、及び該第2薄膜トランジスタに接続したコンデンサを備え、該第2薄膜トランジスタのゲートを第1薄膜トランジスタのドレインに接続させ、該第2薄膜トランジスタの各ドレイン毎にドレイン電極パッドを接続させ、そして第2薄膜トランジスタのソースと該コンデンサの一方の電極とを接続させてなるトランジスタ基板、並びに複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を有し、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、ドレイン電極パッドと一対の電極の一方の電極とを接着性電気接続体を通して接続してなるエレクトロ・ルミネセンス素子。

【請求項16】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する媒体を備えたことを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項17】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する有機物質媒体を備えたことを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項18】 前記接着性電気接続体は、導電性粒子を接着剤中に分散含有させてなることを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項19】 前記接着性電気接続体は、導電性粒子を接着剤中に分散含有させ、そしてシランカップリング剤を含有させてなることを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項20】 前記接着性電気接続体の外周部に接着性電気絶縁体を配置したことを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項21】 前記薄膜トランジスタは、ポリシリコ

3

ン半導体層を有することを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項22】 前記薄膜トランジスタは、アモルファスシリコン半導体又は微結晶シリコン半導体を有することを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項23】 前記薄膜トランジスタは、結晶シリコン半導体を有することを特徴とする請求項15記載のエレクトロ・ルミネセンス素子。

【請求項24】 複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板を用意し、複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を用意し、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気接続体を配置し、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、重ね合せることを特徴とするエレクトロ・ルミネセンス素子の製造法。

【請求項25】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する媒体を備えたことを特徴とする請求項24記載のエレクトロ・ルミネセンス素子の製造法。

【請求項26】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する有機物質媒体を備えたことを特徴とする請求項24記載のエレクトロ・ルミネセンス素子の製造法。

【請求項27】 前記接着性電気接続体は、導電性粒子を接着剤中に分散含有させてなることを特徴とする請求項24記載のエレクトロ・ルミネセンス素子の製造法。

【請求項28】 前記接着性電気接続体は、導電性粒子を接着剤中に分散含有させ、そしてシランカップリング剤を含有させてなることを特徴とする請求項27記載のエレクトロ・ルミネセンス素子の製造法。

【請求項29】 複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板を用意する工程、複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を用意する工程、

4

トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気接続体を配置する工程、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気絶縁体を該接着性電気接続体の外周部となる位置に配置する工程、並びにドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、重ね合せる工程を有することを特徴とするエレクトロ・ルミネセンス素子の製造法。

【請求項30】 複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板を用意する工程、複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を用意する工程、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気接続体を配置する工程、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気絶縁体を該接着性電気接続体の外周部となる位置に配置する工程、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、重ね合せる工程、並びに薄膜トランジスタ基板とエレクトロ・ルミネセンス基板との間を真空排気し、接着性電気接続体及び接着性静電気絶縁体を加熱硬化させる工程を有することを特徴とするエレクトロ・ルミネセンス素子の製造法。

【請求項31】 複数の行及び列に沿って配置した第1スイッチング素子、行毎に、行上の複数の第1スイッチング素子の第1端子を共通に接続した第1配線、列毎に、列上の複数の第1スイッチング素子の第2端子を共通に接続した第2配線、第1スイッチング素子の各第3端子毎に接続した一方の電極、他方の電極及び一方と他方との電極間に設けたエレクトロ・ルミネセンス体を有するエレクトロ・ルミネセンス要素、各第3端子毎に接続したコンデンサ、エレクトロ・ルミネセンス要素の一方の電極と第1スイッチング素子の第3端子間に設けた第2スイッチング素子、エレクトロ・ルミネセンス要素の一方の電極に接続した第3配線、該第3配線中に設けた第3スイッチング素子、並びに、所定行の第1配線に第1スイッチング素子をオンとするための第1オン信号パルスを印加し、他行の第1配線に第1スイッチング素子をオフとするための第1オフ信号パルスを印加し、第1オン信号パルスに同期させて第2配線に情報に応じた

5

順バイアスの情報信号パルスを印加し、前記所定行のための第1オンパルス印加時、その前で、又はその後で第2スイッチング素子をオンとするための第2オン信号パルスを第2スイッチング素子の制御線に所定期間にわたって印加し、これによって、該行上の各エレクトロ・ルミネセンス体への書込みを作動させ、そして、該所定期間後に第2スイッチング素子をオフとするための第2オフ信号パルスを該制御線に印加し、該第2オフ信号パルス印加時、その前で、又はその後で第3スイッチング素子をオンとするための第3オン信号パルスを第3スイッチング素子の制御線に印加し、これによって、前記第3配線とエレクトロ・ルミネセンス要素の他方の電極との間で逆バイアス電圧が印加される様に設定していた逆バイアス印加手段を作動させる駆動手段を有するエレクトロ・ルミネセンス装置。

【請求項32】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する媒体を備えたことを特徴とする請求項31記載のエレクトロ・ルミネセンス装置。

【請求項33】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する有機物質媒体を備えたことを特徴とする請求項31記載のエレクトロ・ルミネセンス装置。

【請求項34】 前記第1、第2及び第3スイッチング素子は、薄膜トランジスタであることを特徴とする請求項31記載のエレクトロ・ルミネセンス装置。

【請求項35】 前記第1、第2及び第3スイッチング素子は、薄膜トランジスタで、前記第1端子は、ゲート端子で、前記第2端子はソース端子で、前記第3端子はドレイン端子であることを特徴とする請求項31記載のエレクトロ・ルミネセンス装置。

【請求項36】 前記所定期間は、一垂直走査期間の1/4～3/4の期間である請求項31記載のエレクトロ・ルミネセンス装置。

【請求項37】 前記所定期間は、一垂直走査期間の1/3～2/3の期間である請求項31記載のエレクトロ・ルミネセンス装置。

【請求項38】 前記所定期間は、一垂直走査期間の約1/2の期間である請求項31記載のエレクトロ・ルミネセンス装置。

【請求項39】 前記所定期間は、一フレーム期間又は一フィールド期間の1/4～3/4の期間である請求項31記載のエレクトロ・ルミネセンス装置。

【請求項40】 前記所定期間は、一フレーム期間又は一フィールド期間の1/3～2/3の期間である請求項31記載のエレクトロ・ルミネセンス装置。

【請求項41】 前記所定期間は、一フレーム期間又は一フィールド期間の約1/2の期間である請求項31記載のエレクトロ・ルミネセンス装置。

【請求項42】 前記順バイアス電圧と逆バイアス電圧

6

との時間平均電圧は、約零に設定されている請求項31記載のエレクトロ・ルミネセンス装置。

【請求項43】 複数の行及び列に沿って配置した第1薄膜トランジスタ、行毎に、行上の複数の第1薄膜トランジスタのゲートを共通に接続した第1配線、列毎に、列上の複数の第1薄膜トランジスタのソースを共通に接続した第2配線、第1薄膜トランジスタの各ドレイン毎に接続した一方の電極、他方の電極及び一方と他方との電極間に設けたエレクトロ・ルミネセンス体を有するエレクトロ・ルミネセンス要素、該ドレインと該エレクトロ・ルミネセンス要素の一方の電極との間に設けられ、ゲートで接続した第2薄膜トランジスタ、各ドレイン毎に接続したコンデンサ、エレクトロ・ルミネセンス要素の一方の電極と第2薄膜トランジスタのドレイン端子との間に設けた第1スイッチング素子、エレクトロ・ルミネセンス要素の一方の電極に接続した第3配線、該第3配線中に設けた第2スイッチング素子、並びに、所定行の第1配線に第1薄膜トランジスタをオンとするための第1オン信号パルスを印加し、他行の第1配線に第1薄膜トランジスタをオフとするための第1オフ信号パルスを印加し、第1オン信号パルスに同期させて第2配線に情報に応じた順バイアスの情報信号パルスを印加し、前記所定行のための第1オン信号パルス印加時、その前で、又はその後で第1スイッチング素子をオンとするための第2オン信号パルスを第1スイッチング素子の制御線に所定期間にわたって印加し、これによって、該行上の各エレクトロ・ルミネセンス体への書込みを作動させ、そして、該所定期間後に第1スイッチング素子をオフとするための第2オフ信号パルスを該制御線に印加し、該第2オフ信号パルス印加時、その前で、又はその後で第2スイッチング素子をオンとするための第3オン信号パルスを第3スイッチング素子の制御線に印加し、これによって、前記第3配線とエレクトロ・ルミネセンス要素の他方の電極との間で逆バイアス電圧が印加される様に設定していた逆バイアス印加手段を作動させる駆動手段を有するエレクトロ・ルミネセンス装置。

【請求項44】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する媒体を備えたことを特徴とする請求項43記載のエレクトロ・ルミネセンス装置。

【請求項45】 前記エレクトロ・ルミネセンス体は、青色、緑色及び赤色の三原色を発光する有機物質媒体を備えたことを特徴とする請求項43記載のエレクトロ・ルミネセンス装置。

【請求項46】 前記第1及び第2スイッチング素子は、薄膜トランジスタであることを特徴とする請求項43記載のエレクトロ・ルミネセンス装置。

【請求項47】 前記第2薄膜トランジスタのソースと前記コンデンサの一方の電極とは、同一電圧に設定されている請求項43記載のエレクトロ・ルミネセンス装

10

20

30

40

50

置。

【請求項48】 前記第2薄膜トランジスタのソースと前記コンデンサの一方の電極とは、第4配線で接続され、該第4配線に電圧を印加する手段を有している請求項43記載のエレクトロ・ルミネセンス装置。

【請求項49】 前記所定期間は、一垂直走査期間の1/4～3/4の期間である請求項43記載のエレクトロ・ルミネセンス装置。

【請求項50】 前記所定期間は、一垂直走査期間の1/3～2/3の期間である請求項43記載のエレクトロ・ルミネセンス装置。

【請求項51】 前記所定期間は、一垂直走査期間の約1/2の期間である請求項40記載のエレクトロ・ルミネセンス装置。

【請求項52】 前記所定期間は、一フレーム期間又は一フィールド期間の1/4～3/4の期間である請求項43記載のエレクトロ・ルミネセンス装置。

【請求項53】 前記所定期間は、一フレーム期間又は一フィールド期間の1/3～2/3の期間である請求項43記載のエレクトロ・ルミネセンス装置。

【請求項54】 前記所定期間は、一フレーム期間又は一フィールド期間の約1/2の期間である請求項43記載のエレクトロ・ルミネセンス装置。

【請求項55】 前記順バイアス電圧と逆バイアス電圧との時間平均電圧は、約零に設定されている請求項43記載のエレクトロ・ルミネセンス装置。

【請求項56】 複数の行及び列に沿って配置したスイッチング素子、行毎に、行上の複数のスイッチング素子の第1端子を共通に接続した第1配線、列毎に、列上の複数のスイッチング素子の第2端子を共通に接続した第2配線、及びスイッチング素子の各第3端子毎に接続した一方の電極、他方の電極及び一方と他方との電極間に設けたエレクトロ・ルミネセンス体を有するエレクトロ・ルミネセンス要素、並びに前記複数の行のうち少なくとも1つの行を選択する走査選択パルスを、その選択された行に対応する第1配線に印加し、走査選択信号に同期させて第2配線に情報に応じ、エレクトロ・ルミネセンス体に対して順バイアス状態を生じさせる情報信号パルスを、第2配線毎に印加し、前記選択された行に対応する第1配線への次の走査選択信号又は、その後の走査選択信号の印加の開始前で、エレクトロ・ルミネセンス体に対して逆バイアス状態を生じさせるバイアス電圧を、第3配線を通して、該エレクトロ・ルミネセンス体に印加する駆動手段を有するエレクトロ・ルミネセンス装置。

【請求項57】 前記第3端子は、コンデンサを接続させている請求項56記載のエレクトロ・ルミネセンス装置。

【請求項58】 前記順バイアスと逆バイアスとの時間平均電圧は、約零に設定されている請求項56記載のエ

レクトロ・ルミネセンス装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、表示装置、発光光源又は電子写真プリンタのプリンタ・ヘッドに適用可能なエレクトロ・ルミネセンス素子及び装置、並びにその製造法に関する。特に、本発明は、大画面のフルカラー表示に適した有機エレクトロ・ルミネセンス体を用いた素子及び装置、並びにその製造法に関する。

【0002】

【従来の技術】有機エレクトロ・ルミネセンス体として、例えば特開平6-256759号公報、特開平6-136360号公報、特開平6-188074号公報、特開平6-192654号公報や特開平8-41452号公報に開示されたものが知られている。

【0003】また、これらの有機エレクトロ・ルミネセンス体は、例えば特開平8-241048号公報に記載の薄膜トランジスタによって駆動することが知られている。

20 【0004】

【発明が解決しようとする課題】しかしながら、有機エレクトロ・ルミネセンス体を薄膜トランジスタによって駆動するために、薄膜トランジスタのドレイン電極パッド毎に有機エレクトロ・ルミネセンス体を設けることを必要とし、特にフルカラー表示の場合には、青色、緑色及び赤色の三原色をエレクトロ・ルミネセンス発光させる3種のエレクトロ・ルミネセンス体を薄膜トランジスタ基板上で、パターンニング形成することが必要であったが、薄膜トランジスタ表面は、エレクトロ・ルミネセンス体薄膜と比較し、大きい凹凸面を形成しているため、エレクトロ・ルミネセンス体薄膜を高精細・高密度でパターンニングするのが困難であり、更に薄膜トランジスタ基板上にトランジスタとエレクトロ・ルミネセンス体との2種の機能素子を集中させたことに基づく低レベルの生産性に問題点を持っていた。

【0005】また、有機エレクトロ・ルミネセンス体は、長時間の直流電圧の印加によって、連続発光時間が短縮される問題点を生じていた。特に、特開平8-241048号公報等を開示の薄膜トランジスタによって駆動する場合では、有機エレクトロ・ルミネセンス体に直流電圧が印加され続けてしまい、有機エレクトロ・ルミネセンス体の劣化を早めてしまう問題点を生じていた。

【0006】本発明の目的は、上記問題点を解決する大画面のフルカラー表示に適した有機エレクトロ・ルミネセンス体を用いた素子及びその製造法を提供することにある。

【0007】また、本発明の目的は、長時間の連続発光を可能にしたエレクトロ・ルミネセンス装置を提供することにある。

50 【0008】

【課題を解決するための手段】本発明は、第1に、複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板、並びに複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を有し、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、ドレイン電極パッドと一対の電極の一方の電極とを接着性電気接続体を通して接続してなるエレクトロ・ルミネセンス素子に、第1の特徴を有し、第2に、複数の行及び列に沿って配置した第1薄膜トランジスタ、行毎に、該行上の複数の第1薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の第1薄膜トランジスタのソースを共通に接続したソース線、第1薄膜トランジスタの各ドレイン毎に接続した第2薄膜トランジスタ、及び該第2薄膜トランジスタに接続したコンデンサを備え、該第2薄膜トランジスタのゲートを第1薄膜トランジスタのドレインに接続させ、該第2薄膜トランジスタの各ドレイン毎にドレイン電極パッドを接続させ、そして第2薄膜トランジスタのソースと該コンデンサの一方の電極とを接続させてなるトランジスタ基板、並びに複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を有し、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを配向配置し、ドレイン電極パッドと一対の電極の一方の電極とを接着性電気接続体を通して接続してなるエレクトロ・ルミネセンス素子に、第2の特徴を有し、第3に、複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板を用意し、複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を用意し、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうち少なくとも一方に接着性電気接続体を配置し、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、重ね合せるエレクトロ・ル

ミネセンス素子の製造法に、第3の特徴を有し、第4に、複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板を用意する工程、複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を用意する工程、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気接続体を配置する工程、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気絶縁体を該接着性電気接続体の外周部となる位置に配置する工程、並びにドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、重ね合せる工程を有するエレクトロ・ルミネセンス素子の製造法に、第4の特徴を有し、第5に、複数の行及び列に沿って配置した薄膜トランジスタ、行毎に、該行上の複数の薄膜トランジスタのゲートを共通に接続したゲート線、列毎に、該列上の複数の薄膜トランジスタのソースを共通に接続したソース線、薄膜トランジスタの各ドレイン毎に接続したドレイン電極パッド、及び該ドレイン電極パッドに接続したコンデンサを備えたトランジスタ基板を用意する工程、複数の行及び列に沿って配置し、一対の電極及び該一対の電極間に配置したエレクトロ・ルミネセンス体を備えたエレクトロ・ルミネセンス基板を用意する工程、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気接続体を配置する工程、トランジスタ基板のドレイン電極パッド及びエレクトロ・ルミネセンス体のうちの少なくとも一方に接着性電気絶縁体を該接着性電気接続体の外周部となる位置に配置する工程、ドレイン電極パッドとエレクトロ・ルミネセンス体とが対向する様に、薄膜トランジスタ基板とエレクトロ・ルミネセンス基板とを対向配置し、重ね合せる工程、並びに薄膜トランジスタ基板とエレクトロ・ルミネセンス基板との間を真空排気し、接着性電気接続体及び接着性静電気絶縁体を加熱硬化させる工程を有するエレクトロ・ルミネセンス素子の製造法に、第5の特徴を有し、第6に、複数の行及び列に沿って配置した第1スイッチング素子、行毎に、行上の複数の第1スイッチング素子の第1端子を共通に接続した第1配線、列毎に、列上の複数の第1スイッチング素子の第2端子を共通に接続した第2配線、第1スイッチング素子の各第3端子毎に接続した一方の電極、他方の電極及び一方と他方との電極間に設けたエレクトロ・ルミネセンス体を有するエ

11

レクトロ・ルミネセンス要素、各第3端子毎に接続したコンデンサ、エレクトロ・ルミネセンス要素の一方の電極と第1スイッチング素子の第3端子間に設けた第2スイッチング素子、エレクトロ・ルミネセンス要素の一方の電極に接続した第3配線、該第3配線中に設けた第3スイッチング素子、並びに、所定行の第1配線に第1スイッチング素子をオンとするための第1オン信号パルス10を印加し、他行の第1配線に第1スイッチング素子をオフとするための第1オフ信号パルスを印加し、第1オン信号パルスに同期させて第2配線に情報に応じた順バイアスの情報信号パルスを印加し、前記所定行のための第1オン信号パルス印加時、その前で、又はその後で第2スイッチング素子をオンとするための第2オン信号パルスを第2スイッチング素子の制御線に所定期間にわたって印加し、これによって、該行上の各エレクトロ・ルミネセンス体への書込みを駆動させ、そして、該所定期間後に第2スイッチング素子をオフとするための第2オフ信号パルスを該制御線に印加し、該第2オフ信号パルス印加時、その前で、又はその後で第3スイッチング素子をオンとするための第3オン信号パルスを第3スイッチング素子の制御線に印加し、これによって、前記第3配線とエレクトロ・ルミネセンス要素の他方の電極との間で逆バイアス電圧が印加される様に設定する逆バイアス印加手段を駆動させる駆動手段を有するエレクトロ・ルミネセンス装置に、第6の特徴を有し、第7に、複数の行及び列に沿って配置した第1薄膜トランジスタ、行毎に、行上の複数の第1薄膜トランジスタのゲートを共通に接続した第1配線、列毎に、列上の複数の第1薄膜トランジスタのソースを共通に接続した第2配線、第1薄膜トランジスタの各ドレイン毎に接続した一方の電極、他方の電極及び一方と他方との電極間に設けたエレクトロ・ルミネセンス体15を有するエレクトロ・ルミネセンス要素、該ドレインと該エレクトロ・ルミネセンス要素の一方の電極との間に設けられ、ゲートで接続した第2薄膜トランジスタ、各ドレイン毎に接続したコンデンサ、エレクトロ・ルミネセンス要素の一方の電極と第2薄膜トランジスタのドレイン端子との間に設けた第1スイッチング素子、エレクトロ・ルミネセンス要素の一方の電極に接続した第3配線、該第3配線中に設けた第2スイッチング素子、並びに、所定行の第1配線に第1薄膜トランジスタをオンとするための第1オン信号パルスを印加し、他行の第1配線に第1薄膜トランジスタをオフとするための第1オフ信号パルスを印加し、第1オン信号パルスに同期させて第2配線に情報に応じた順バイアスの情報信号パルスを印加し、前記所定行のための第1オン信号パルス印加時、その前で、又はその後で第1スイッチング素子をオンとするための第2オン信号パルスを第1スイッチング素子の制御線に所定期間にわたって印加し、これによって、該行上の各エレクトロ・ルミネセンス体への書込みを駆動させ、そして、該所定期間後に

12

第1スイッチング素子をオフとするための第2オフ信号パルスを該制御線に印加し、該第2オフ信号パルス印加時、その前で、又はその後で第2スイッチング素子をオンとするための第3オン信号パルスを第3スイッチング素子の制御線に印加し、これによって、前記第3配線とエレクトロ・ルミネセンス要素の他方の電極との間で逆バイアス電圧が印加される様に設定する逆バイアス印加手段を駆動させる駆動手段を有するエレクトロ・ルミネセンス装置に、第7の特徴を有し、第8に、複数の行及び列に沿って配置したスイッチング素子、行毎に、行上の複数のスイッチング素子の第1端子を共通に接続した第1配線、列毎に、列上の複数のスイッチング素子の第2端子を共通に接続した第2配線、及びスイッチング素子の各第3端子毎に接続した一方の電極、他方の電極及び一方と他方との電極間に設けたエレクトロ・ルミネセンス体20を有するエレクトロ・ルミネセンス要素、並びに前記複数の行のうち少なくとも1つの行を選択する走査選択パルスを、その選択された行に対応する第1配線に印加し、走査選択信号に同期させて第2配線に情報に応じ、エレクトロ・ルミネセンス体に対して順バイアス状態を生じさせる情報信号パルスを、第2配線毎に印加し、前記選択された行に対応する第1配線への次の走査選択信号又は、その後の走査選択信号の印加の開始前で、エレクトロ・ルミネセンス体に対して逆バイアス状態を生じさせるバイアス電圧を、第3配線を通して、該エレクトロ・ルミネセンス体に印加する駆動手段を有するエレクトロ・ルミネセンス装置に、第8の特徴を有する。

【0009】前記エレクトロクロミック体としては、青色、緑色及び赤色の三原色を発光する媒体であって、有機エレクトロ・ルミネセンス体が好ましい。

【0010】前記接着性電気接続体としては、導電性粒子を接着剤中に分散含有させ、特にシランカップリング剤を含有させたものが好ましい。

【0011】前記接着性電気接続体の外周部には、接着性電気絶縁体を配置した接着構造を採用するのが好ましい。

【0012】前記薄膜トランジスタは、ポリシリコン半導体、結晶シリコン半導体、微結晶シリコン半導体又はアモルファスシリコン半導体を用いるのが好ましい。

【0013】前記エレクトロ・ルミネセンス体をはさむ一対の電極のうち、少なくとも一方の電極は、テクスチャ構造をもつZnO透明電極であるのが好ましい。

【0014】本発明の第6、第7及び第8の特徴によれば、アクティブマトリクス駆動において、エレクトロ・ルミネセンス要素に交流電圧を印加することを可能とし、これによって、特に、有機エレクトロ・ルミネセンス体の長期間にわたる連続発光時間を大幅に延長させることができた。

【0015】本発明で用いた所定期間は、一垂直走査期

13

間(一フレーム期間又は一フィールド期間)の $1/4 \sim 3/4$ の期間、好ましくは $1/3 \sim 2/3$ の期間、特に最適には、約 $1/2$ の期間である。

【0016】本発明で用いた順バイアス電圧と逆バイアス電圧との時間平均電圧は、約零に設定されているの好ましい。

【0017】

【発明の実施の形態】本発明を図面に沿って説明する。以下、上記薄膜トランジスタを「TFT」と記載し、上記エレクトロルミネセンス体を「EL」と記憶する。

【0018】図1は能動マトリクス4端子TFT-EL素子の概略図を示す。各画素の素子は2つのTFTと記憶コンデンサとEL素子とを含む。4端子方式の主な特徴はEL励起信号からのアドレッシング信号を分離する能力である。EL素子は論理TFT(T1)を介して選択され、EL素子に対する励起電力は電力TFT(T2)により制御される。記憶コンデンサはそれがいったん選択されたアドレスされたEL素子に励起電力を留めることを可能にする。斯くして回路はEL素子がアドレッシングに対して割り当てられた時間を無視して100%に近いデュティサイクルで動作することを許容する。

【0019】ゲートライン Y_j 、 Y_{j+1} は、好ましくは640本、1120本などの様に多数本数配線し、順次ゲートパルスが印加される。ゲートパルスは、インターレース走査またはノン・インターレース走査の何れであってもよい。

【0020】ソース・ライン X_j 、 X_{j+1} 、 X_{j+2} は、好ましくは840本、1280本などの様に多数本数配線し、ゲートパルスと同期させて、映像データに応じて設定した電圧の情報信号パルスが印加される。

【0021】図中のRELは赤色発光EL、GELは緑色発光EL、BELは青色発光ELで、ソースライン X_j には赤色の情報信号パルス、 X_{j+1} には緑色情報パルス、 X_{j+2} には青色情報パルスが印加される。これによってフルカラー表示が行なわれる。

【0022】図2は、本発明のTFT基板3の代表例を示す平面図である。TFT1は図1のT1に対応し、TFT2は図1のT2に対応し、コンデンサ21は図1のCsに対応し、ドレイン電極パッド22は図1の各EL毎のT2のドレイン接続電極に対応している。

【0023】図3は、図2のA-A'断面図である。図4は、図2のB-B'断面図である。

【0024】本発明で用いたTFT1及びTFT2としては、ソースバス24を n^+ ポリシリコンに接続し、ドレインを n^+ ポリシリコンに接続し、I型ポリシリコン膜をはさんで配置したゲート絶縁膜にPECVD(プラズマ増強CVD)- SiO_2 膜32を配置し、ゲートバスを n^+ ポリシリコンに接続したトランジスタ構造を採用した。

【0025】本発明は、上述したトランジスタ構造に限

14

定されることなく、アモルファスシリコンや微結晶シリコン半導体を用いたスタガー構造又はコプレーナ構造の何れをも適用することができる。

【0026】また、本発明は、結晶シリコンを用いたSOI(シリコン・オン・インシュレータ)構造のMOSトランジスタに適用することができる。

【0027】コンデンサCsは、図4の一对のコンデンサ電極41と42及び該一对のコンデンサ電極間に設けた SiO_2 膜33によって形成される。コンデンサ電極は、A1等によって成膜され、グランドバス25と接続配線され、コンデンサ電極42は n^+ ポリシリコン膜によって成膜され、TFT2のドレインに接続される。

【0028】ゲートバス23及びソースバス24は、クロム/アルミ積層配線が好ましく用いられる。

【0029】パシベーション34としては、プラズマCVDによってチタ化シリコン膜が適している。

【0030】ドレイン電極パッド22としては、反射性能を持たせるために、アルミニウム、銀などの金属膜を用いることができるが、ITOやZnOの様な透明導電膜であってもよい。

【0031】図5は、本発明で用いたEL基板6の平面図で、図6のは、図5のC-C'断面図である。

【0032】EL基板6は、ガラス基板61、ガラス基板61上に設けた一对の電極である透明電極51と反射面を形成するアルミニウムなどのEL電極パッド62及び該一对の電極間に設けたELによって構成される。

【0033】EL52としては、有機ELが好ましく、特にREL、GEL及びBELを構成するものが配置される。

【0034】具体的なREL、GEL及びBELを下記に列挙するが、本発明はこれらに限定されるものではなく、また有機ELの代わりに無機ELを適用することもできる。

【0035】本発明の有機ELでの材料は、ScozzafavaのEPA349,265(1990);Tangのアメリカ特許第4,356,429号;VanSlyke等のアメリカ特許第4,539,507号;VanSlyke等のアメリカ特許第4,720,432;Tang等のアメリカ特許第4,769,292号;Tang等のアメリカ特許第4,885,211号;Perry等のアメリカ特許第4,950,950;Litman等のアメリカ特許第5,059,861号;VanSlykeのアメリカ特許第5,047,687号;Scozzafava等のアメリカ特許第5,073,446号;VanSlyke等のアメリカ特許第5,059,862号;VanSlyke等のアメリカ特許第5,061,617号;VanSlykeのアメリカ特許第5,151,629号;Tang等のアメリカ特許第5,294,869号;Tang等のアメリカ特許第5,294,870号)に開示のものを


15

用いることができる。EL層は陽極と接触する有機ホール注入及び移動帯と、有機ホール注入及び移動帯と接合を形成する電子注入及び移動帯とからなる。ホール注入及び移動帯は単一の材料又は複数の材料から形成され、陽極及び、ホール注入層と電子注入及び移動帯の間に介装される連続的なホール移動層と接触するホール注入層からなる。同様に電子注入及び移動帯は単一材料又は複数の材料から形成され、陽極及び、電子注入層とホール注入及び移動帯の間に介装される連続的な電子移動層と接触する電子注入層からなる。ホールと電子の再結合とルミネセンスは電子注入及び移動帯とホール注入及び移動帯の接合に隣接する電子注入及び移動帯内で発生する。有機EL層を形成する化合物は典型的には蒸着により堆積されるが、他の従来技術によりまた堆積される。

【0036】好ましい実施例ではホール注入層からなる有機材料は以下のような一般的な式を有する：

【0037】


【外1】



10

【0040】

【外2】




20

【0041】ここでAreはアリレン群であり、nは1から4の整数であり、Ar、R7、R8、R9はそれぞれ選択されたアリル群である。好ましい実施例ではルミネセンス、電子注入及び移動帯は金属オキシノイド(oxinoid)化合物を含む。金属オキシノイド化合物の好ましい例は以下の一般的な式を有する：

【0042】

【外3】




【0043】ここでR2 - R7は置き換え可能性を表す。他の好ましい実施例では金属オキシノイド化合物は以下の式を有する：

40※【0044】

【外4】


※



【0045】ここで $R_2 - R_7$ は上記で定義されたものであり、 $L_1 - L_5$ は集中的に12又はより少ない炭素原子を含み、それぞれ別々に1から12の炭素原子の水素又は炭水化物群を表し、 L_1, L_2 は共に、又は L_2, L_3 は共に連合されたベンゾ環を形成しうる。他の好ましい実施例では金属オキシノイド化合物は以下の式である。

【0046】

【外5】



【0047】ここで $R_2 - R_6$ は水素又は他の置き換え可能性を表す。上記例は単にエレクトロルミネセンス層内で用いられるある好ましい有機材料を表すのみである。それらは本発明の視野を制限することを意図するものではなく、これは一般に有機エレクトロルミネセンス層を指示するものである。上記例からわかるように有機EL材料は有機リガンドを有する配位化合物を含む。

【0048】次のプロセス段階ではEL陽極62はデバイスの表面上に堆積される。EL陽極はどのような導電性の材料でも良いが、好ましくは4eV以下の仕事関数を有する材料で作られる(Tang等のアメリカ国特許等4885211号を参照)。低い仕事関数材料は陽極に好ましい。何故ならばそれらは電子移動層内に容易に電子を放出するからである。最も低い仕事関数の金属はアルカリ金属であるが、しかしながらそれらの空気中での不安定性はそれらの使用をある条件下で実際のでなくしている。陽極材料は典型的には化学蒸着により堆積されるが、他の適切堆積技術も適用可能である。EL陽極に対して特に好ましい材料は10:1(原子比で)マグ*50

*ネシウム：銀合金であることが見いだされた。好ましくは陽極は表示パネルの全表面にわたる連続層として適用される。他の実施例ではEL陽極は有機電子注入及び移動帯に隣接した低い仕事関数の金属のより低い層からなり、低い仕事関数の金属をオーバーレイし、低い仕事関数の金属を酸素及び湿度から保護する保護層とからなる。

【0049】典型的には陽極材料は不透明であり、陰極材料は透明であり、それにより光は陰極材料を通して透過する。光透過と技術的伝導性の実際のバランスは典型的には5-25nmの範囲の厚さである。

【0050】また、本発明では、EL基板6に用いたガラス基板61に代えて、プラスチックフィルムを用いることができ、また透明電極51としてITO、ZnOを用いることができる。

【0051】透明電極51は、EL52の表面積を増大させるために、その表面を微細な凹凸をもつテクスチャー構造を採用することができる。好適なテクスチャー構造を形成するためには、ZnOを堆積する時の基板温度を250℃-300℃の様な比較的高温度とした条件下でのスパッタ法を用いることができる。

【0052】また、透明電極51の非EL52領域は、遮光マスク(図示せず)を設けることができる。この際の遮光マスクとしては、アルミニウム膜、クロス膜の様な金属膜、またはこれら金属膜による反射光の発生を防止するための酸化クロム膜や酸化アルミニウム膜を単独で、あるいは金属膜に積層させて設けることができる。金属膜は透明電極51の抵抗を実質的に低下させるので、透明電極51の上に金属膜を積層し、さらにこの上に酸化金属膜を設けるのが好ましい。

【0053】透明電極51は、本発明のEL素子に駆動中は、アースまたは所定のDC電圧に設定される。

【0054】図7は、本発明のEL素子の断面図である。EL素子は、TFT基板3とEL基板6とが互に対向し、これによってEL基板6側のEL電極パッド62とTFT基板3側のドレイン電極パッド22とを対向配置し、両方の電極間を接着性電気接続体71によって電気的な接続を行なう。

【0055】接着性電気接続体71は、エポキシ系又は

フェノール系熱硬化接着剤中にカーボン粒子、銀粒子や銅粒子の様な導電性粒子が分散含有された導電性接着剤を用い、これをスクリーン印刷法、オフセット印刷法又はディスペンサー塗布法などの採用によって、EL基板6またはTFT基板3、あるいはその両方の所定位置に塗布し、乾燥させることによって得られる。

【0056】上述の導電性接着剤中には、界面接着力を増強するために、N-(2-アミノエチル)-3-アミノプロピルメチルジメトキシシラン、N-(2-アミノエチル)-3-アミノプロピルトリメトキシシラン、3-アミノプロピルトリメトキシシラン、3-アミノプロピルメチルジエトキシシラン、3-グリシドキシプロピルトリメトキシシランなどのシランカップリング剤を含有させることができる。

【0057】接着性電気接続体71の他の例としては、ハンダなどが挙げられる。

【0058】上述の接着性電気接続体71の外周部には、接着性電気絶縁体72が設けられる。接着性電気絶縁体72は、エポキシ系又はフェノール系絶縁接着剤をEL基板6またはTFT基板、あるいはその両方の所定位置に、オフセット印刷法、スクリーン印刷法又はディスペンサー塗布法などの方法によって、塗布し、乾燥させることによって得られる。この際、絶縁接着剤及び導電性接着剤の塗布に当って、EL基板6またはTFT基板3の一方の基板に対して絶縁接着剤を設け、この絶縁接着剤を設けていない方の基板に対して導電性接着剤を設ける製造方法を用いるのが好適である。

【0059】また、本発明では、上述の接着性電気絶縁体72に代えて、接着力を持っていない絶縁体、例えば有機溶媒、特に高沸点有機溶媒やネマチック液晶、コレステリック液晶、スメクチック液晶の様な液晶などの液体絶縁体を用いることもできる。

【0060】また、上述の接着性電気絶縁体72または非接着性電気絶縁体には、遮光硬化を併せ持つ様に、着色顔料や塗料などの着色体を含有させることもできる。

【0061】本発明のEL素子の製造に当って、TFT基板3のドレイン電極パッド22の上に導電性接着剤を例えばオフセット印刷法を用いて塗布し、EL基板6のEL電極パッド62以外の領域(EL電極パッド62の外周部)に絶縁接触剤を例えばオフセット印刷法を用いて塗布し、ドレイン電極パッド22とEL電極パッド62とが相対向する様に、TFT基板3とEL基板6とを重ね合せ、次いでTFT基板3とEL基板6との間隔の空気を通常の方法で排気し、両基板3と6とに対し圧着加熱を付加し、密着固定する方法を採用することができる。

【0062】図8は、上記間隔の空気を排気した時に用いた真空排気装置である。TFT基板3とEL基板6とを重ね合せた状態で、ステージ81の上に載置し、周囲に配置固定された一対Oリング82と83との間にブ

ラスチックフィルムなどのシート83によって、図示の如く覆い、しかる後に真空排気ポンプ84を作動させ、シート83内の空気を排気する。

【0063】図9は、本発明の別のEL素子の等価回路である。

【0064】図10及び11は、本発明の第6、第7及び第8の特徴事項に対応する実施例である。

【0065】 G_1, G_2, \dots, G_n (n本のゲート走査線)は、薄膜トランジスタで構成したスイッチング素子 T_{r1} のゲートに接続したゲート線に、順次印加するゲートオンパルス(ハイ・レベル電圧)であって、このゲートオンパルスの順次印加によって、書き込み行の選択がなされる。この走査選択信号となるゲートオンパルス G_1, G_2, \dots, G_n は、インターレース走査方式による印加であってもよく、ノンインターレース走査方式による印加であってもよい。また、インターレース走査方式による駆動のときには、1本飛越し、又は2本以上の飛越しによるインターレース走査であってもよい。

【0066】 $S_{11}, S_{21}, \dots, S_{n1}$ は、ELの発光時間を制御するための制御パルスであり、所定発光期間中に、薄膜トランジスタで構成したスイッチング素子 T_{r3} のゲートに印加され、 G_1, G_2, \dots, G_n のゲートオンパルス(ハイ・レベル電圧)の印加時、又はその前で、又はその後で、印加され、この時のELは、順バイアス状態に設定される。

【0067】 $S_{12}, S_{22}, \dots, S_{n2}$ は、ELの発光を中断させ、その代わりに、バイアス制御線 RB_1, RB_2, \dots, PB_n からELに対して逆バイアスを印加するために、スイッチング素子 T_{r3} へのゲートオフパルス(ロー・レベル電圧)の印加時、又はその前で、又はその後で、薄膜トランジスタで構成したスイッチング素子 T_{r4} のゲートに対して、ゲートオンパルス(ハイ・レベル電圧)として印加される。

【0068】バイアス制御線 RB_1, RB_2, \dots, PB_n は、図12に図示する様に、EL基板6に設置するのが良い。この際、バイアス制御線 RB_1, RB_2, \dots, PB_n は、アクティブマトリクス駆動素子となる複数のスイッチング素子 T_{r1} の各行に対して、平行にさせた透明電極511、512...51nを設け、各透明電極511、512...51n毎に、ゲートアレイ121を通して、独立にアース及び逆バイアス電圧 V_R の何れか一方に切換えるように設定する。これによって、EL発光時には、ELが順バイアス状態となるように電位設定させて駆動する。

【0069】図10の $D_1, D_2, D_3, D_4, \dots, D_m$ (m本の情報線)は、列上のスイッチング素子 T_{r1} のソースに情報に応じて印加する情報に応じた情報信号パルスであり、EL(BEL, GEL, REL)に対して順バイアス状態を設定する。

【0070】本発明の第6、第7及び第8の特徴事項に

よれば、各ELには、交流電圧が印加され、連続長時間発光の表示を実現できた。

【0071】本発明は、発光表示層に適用するのが適しているが、電子写真プリンタ用光信号発生器として用いられているレーザ信号又はLED信号や液晶シャッタレイ信号（固体スキャナ信号）に代えて、使用することもできる。

【0072】

【発明の効果】本発明によれば、高精細で、且つ高密度で、長寿命のEL画素を大面積に亘って、高い生産性を

【0073】また、本発明によれば、高輝度のEL発光を得ることができ、高精細で、高密度でしかも長時間連続高輝度発光のELカラーディスプレイを高い生産性に基いて、EL素子を得ることができた。

【0074】さらに、本発明によれば、衝撃に対する安定性、長期間の使用における表示安定性を実現したELカラーディスプレイを得ることができた。

【図面の簡単な説明】

【図1】本発明のEL素子の等価回路図である。

【図2】本発明のEL素子で用いたTFT基板側におけるEL画素の平面図である。

【図3】図2のA-A'断面図である。

【図4】図3のB-B'断面図である。

【図5】本発明のEL素子で用いたEL基板側におけるEL画素の平面図である。

【図6】図5のC-C'断面図である。

【図7】本発明のEL素子の断面図である。

【図8】本発明の方法で用いた真空排気装置の断面図である。

【図9】本発明の別のEL素子の等価回路図である。

【図10】本発明のEL装置の別の実施例で用いた等価回路図である。

【図11】本発明で用いた駆動のタイミングチャート図

である。

【図12】本発明で用いたEL基板の平面図である。

【符号の説明】

T1 第1薄膜トランジスタ

T2 第2薄膜トランジスタ

Cs コンデンサ

REL 赤色発光EL

GEL 緑色発光EL

BEL 青色発光EL

21 コンデンサ

22 ドレイン電極パッド

23 ゲートバス

24 ソースバス

25 グランドバス

3 TFT基板

31 ガラス基板

32 PECVD膜

33 SiO₂膜

34 パシベーション膜

20 41、42 コンデンサ電極

6 EL基板

51、511、512、51n 透明電極

52 EL

61 ガラス基板

62 EL電極パッド

71 接着性電気接続体

72 接着性電気絶縁体

81 ステージ

82、83 O-リング

30 83 シート


84 真空排気ポンプ

121 ゲートアレイ


RB₁、RB₂、…PB_n バイアス制御線

V_R 逆バイアス電位


【図1】




【図3】




【図2】




【図4】




【図6】




【図5】




【図8】




【図9】




【図7】




【図10】



【図11】



【図12】



フロントページの続き

(72)発明者 橋本 雄一
東京都大田区下丸子3丁目30番2号キャノ
ン株式会社内

(72)発明者 妹尾 章弘
東京都大田区下丸子3丁目30番2号キャノ
ン株式会社内